腾讯网

一位死磕FPGA 9年工程师的肺腑之言

我现在最庆幸的事情就是从进入职场到现在一直是FPGA开发，我感觉，做FPGA开发这行经验是很重要的，入门简单，想提升会越来越难。做FPGA开发不只是会写写verilog和VHDL代码这么简单，我记得刚学习verilog的时候，光是要搞明白哪些语句可以综合，哪些语句不可以 ...
Hackaday

Learning Verilog For FPGAs: Hardware At Last!

Getting into FPGA design isn’t a monolithic experience. You have to figure out a toolchain, learn how to think in hardware during the design, and translate that ...
电子工程专辑

仅5000行Verilog代码、可在FPGA上跑轻量级Linux系统的RISC-V内核

本文发布于www.hackster.io，由东京理工大学的计算机学院开发，专用于教学与加速用（苏老师也一直认为这是RISC-V当前的主要方向）。 目前市场上开源的RISC-V内核已经很多，但很少有公开的RISC-V计算系统是非常轻型且能跑Linux系统的。 这一款RISC-V内核就可以运行在 ...
电子工程专辑

优秀的Verilog/FPGA开源项目-深度神经网络(DNN)

深度神经网络 (DNN) 是一种人工神经网络(ANN)，在输入层和输出层之间具有多层。有不同类型的神经网络，但它们基本由相同的组件组成：神经元、突触、权重、偏差和函数。这些组件的功能类似于人类大脑，可以像任何其他 ML 算法一样进行训练。 例如，经过 ...
腾讯网

FPGA还是ASIC？都是写Verilog，到底哪个好？

大多数同学还在学校里敲Verilog的时候，是不知道几年之后自己到底要做哪个方向的工作的。 除了问问学长学姐，逛逛论坛，就再没有其他想法了。 所以很多人都会觉得，一样都是写Verilog，FPGA和ASIC其实都一样，到时候能找到哪个就做哪个吧。 实际上，这两者无 ...
Hackaday

Learning Verilog For FPGAs: The Tools And Building An Adder

Over the last year we’ve had several posts about the Lattice Semiconductor iCEstick which is shown below. The board looks like an overgrown USB stick with no case, but it is really an FPGA development ...
新浪网

FPGA Verilog HDL有什么奇技淫巧？

Q：Verilog 有什么奇技淫巧？ 1. 利用 generate 语句生成重复的模块或逻辑：可以根据条件动态地生成电路结构，提高代码的灵活性和可复用性。 2. 位拼接和位选择操作：例如 {a, b[7:0], c} 用于拼接不同位宽的信号， b[7:4] 用于选择信号的部分位。 3. 使用 parameter 定义 ...
EDN

Get a hands-on tutorial in FPGA design at ESC Silicon Valley

I just heard from my chum Jason Pecor at Alorium Technology. Jason and his colleague, Bryan Craker, will be giving a 2-hour tutorial at ESC Silicon Valley 2016. Titled A Novel Hands-On Approach to ...
Linux Journal

Xilinx FPGA Design Tools for Linux

A field programmable gate array (FPGA) is a user-programmable piece of silicon constructed in very large-scale integration (VLSI) technology. The VLSI transistor-level detail is absolutely predefined ...